硬件描述语言vhdl的特点是什么
软件是编程语言，编写出的代码叫程序，是按照一定的程式顺序执行的；而硬件则采用描述语言，描述的是硬件的结构或者信息的流向，编写出的代码不叫程序，因为一个系统中的硬件是同时工作的，是没有顺序的。因此，通常我们把用HDL编写的叫做“描述”或者直接就叫“源代码”。VHDL是一种硬件描述语言，是用于进行硬件描述的语言，在其结构体内的语句，都是并行语句，是没有书写顺序的。
VHDL语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来，VHDL 语言主要具有以下优点：（1）VHDL语言功能强大，设计方式多样
VHDL 语言具有强大的语言结构，只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所不能比拟的。VHDL 语言设计方法灵活多样，既支持自顶向下的设计方式，也支持自底向上的设计方法； 既支持模块化设计方法，也支持层次化设计方法。
（2）VHDL语言具有强大的硬件描述能力
VHDL 语言具有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门级电路；描述方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用三者的混合描述方式。同时，VHDL 语言也支持惯性延迟和传输延迟，这样可以准确地建立硬件电路的模型。VHDL 语言的强大描述能力还体现在它具有丰富的数据类型。VHDL 语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述带来较大的自由度。
（3）VHDL语言具有很强的移植能力
VHDL 语言很强的移植能力主要体现在： 对于同一个硬件电路的 VHDL 语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。
（4）VHDL语言的设计描述与器件无关
采用 VHDL 语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化，而不需要考虑其他的问题。当硬件电路的设计描述完成以后，VHDL 语言允许采用多种不同的器件结构来实现。
（5） VHDL语言程序易于共享和复用
VHDL 语言采用基于库 （ library） 的设计方法。在设计过程中，设计人员可以建立各种可再次利用的模块，一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计，而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块，将这些模块存放在库中，就可以在以后的设计中进行复用。
学习FPGA用哪种硬件描述语言比较好
答：目前最主要的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早，语法严格，而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。 VHDL和Verilog HDL两者相比，VHDL的书写规则比Verilog烦琐一些，但verilog自由的语法也容易让少数初学者出错。 国外电子专业很多会在本科阶段教授V...
VHDL语言与计算机编程语言的不同点?
答：vhdl是一种硬件描述语言,主要是用来描述硬件平台各个端口及其内部实现功能的~用VHDL主要是来设计硬件电路~我现在在用Xilinx的ISE做FPGA开发，你用VHDL把功能描述清楚后，开发环境会自动生成各个元件的电路连接~VHDL语言发明的初衷就是用一种逻辑性比较强的语言描述硬件电路，经常用到的有实体（entity）和描述...
基于CPLD数据采集控制系统设计
答：VHDL是广泛使用的设计输人硬件语言,可用于数字电路与系统的描述、模拟和自动设计.CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)为数字系统的设计带灵活性,兼有串!并行工作方式和高集成度!高速!高可靠性等明显的特点,CPLD/FPGA的时钟延迟可达纳秒级,结合其并行工作方式,在超高速领域和实时测控方面有非常广泛的应用...
VHDL进程中的敏感变量??
答：VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。
《Verilog》·第2章·硬件描述语言基础
答：Verilog HDL与VHDL，作为硬件工程师的得力工具，遵循IEEE标准，以文本形式描绘数字电路系统的设计蓝图。它们采用层次化结构，自顶向下地展现设计思维，涉及时序控制、并行处理的精妙设计，以及抽象层次和形式化表述。通过结合自顶向下和自底向上策略，设计过程得以高效且早发现问题，尽管前期可能牺牲部分性能和...
EDA技术的特点与发展趋势
答：硬件描述语言(HDL)是一种用于进行电子系统硬件设计的计算机高级语言,它采用软件的设计方法来描述电子系统的逻辑功能、电路结构和连接形式。硬件描述语言是EDA技术的重要组成部分,是EDA设计开发中很重要的软件工具。VHDL即超高速集成电路硬件描述语言是作为电子设计主流硬件的描述语言。它具有很强的电路描述和建模能力,能从...
计算机硬件描述语言(VHDL)与编程语言(C语言)的区别及关系,
答：首先说VHDL：它是描述电路的计算机工具，早期的CPLD等器件是基于与-或阵列的，更容易说明这点，VHDL是描述电路行为的，当下载到器件后，它就是具体的电路，这个电路全由与-或阵列组成。后期的FPGA也一样，只是它是基于查找表的。再说C语言：我们可以认为它是用于控制特定电路的工作。我们都知道可以C编程...
计算机硬件描述语言(VHDL)与编程语言(C语言)的区别及关系,
答：首先说VHDL：它是描述电路的计算机工具，早期的CPLD等器件是基于与-或阵列的，更容易说明这点，VHDL是描述电路行为的，当下载到器件后，它就是具体的电路，这个电路全由与-或阵列组成。后期的FPGA也一样，只是它是基于查找表的。再说C语言：我们可以认为它是用于控制特定电路的工作。我们都知道可以C编程...
VHDL语言是什么性质的语言?
答：VHDL是一种硬件描述语言 是以通用语言的形式描述电路 其涉及的所有内容均为数字电路内容 单单VHDL 不会涉及模拟电路 基础需要数字电路相关知识 最好有编程基础 没有我觉得也可以 在大学科目中 设置不尽相同 归为EDA领域 一般一学期72学时 实验另算 自学难度不大 但是要是想要具备独立开发能力 需要大量...
学习FPGA用哪种硬件描述语言比较好
答：学习FPGA选择VHDL或者verilog HDL。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。 当然，如果是集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC...
