verilog语言与C语言的区别？
Verilog和C之间的区别
1、定义：
Verilog是用于模拟电子系统的硬件描述语言（HDL），而C是允许结构化编程的通用编程语
言。因此，这是Verilog和C之间的主要区别。
2、文件扩展名：
文件扩展名是Verilog和C之间的另一个区别.Verilog文件具有.v或.vh文件扩展名，而C文件具
有.c文件扩展名。
3、用法
Verilog有助于设计和描述数字系统，而C有助于构建操作系统，数据库，编译器，解释器，网
络驱动程序等。
Verilog是一种硬件描述语言（HDL），有助于描述网络交换机，微处理器，触发器等数字系
统。因此，可以使用该语言描述数字系统的硬件。
C是一种支持结构化编程的高级通用编程语言。C语言的开发人员是Dennis Ritchie。它是许多
编程语言的基础，如Python，Java等。程序员可以很容易地理解C程序，但计算机不理解它
们。因此，编译器将C源代码转换为等效的机器代码。计算机了解此机器代码，并执行程序中
定义的任务。C程序的执行速度比基于解释器的编程语言（如PHP，Python等）更快。
FPGA中for语句问题
答：for(i=1;i<1000;i=i+1) counter<=counter+1;事实上，将例将会把一个加法器电路复制1000次，违反了设计原则。一般的FOR语句也是不会放到always语句里面的，通常把放到task中，还实现子程序类似功能。可参考下面的参考资料。参考资料：王钿《基于VerilogHDL的数字系统的设计》...
在Verilog语言中怎么像C语言那样延时?例如在程序中用#10不能逻辑综合吧...
答：代码程序中的#10是不能被综合的，“#”常被用在Testbench中，代码中可以使用D触发器延时也就是使用“<=”进行赋值，for一般不用在verilog的代码中，因为面积可能很大，有的综合器也可能综合不了它，verilog中可以用计数器代替之。用D触发器延时一次也只能是一个时钟，也就是一个时钟周期的时间，你要...
有C语言基础,再学verilog hdl 和vhdl那个上手比较快呢? 还有谁写的教...
答：verilog hdl 和vhdl在语法上差别不是很大，建议精通一个，会看懂第二个。按照C语言的习惯的话，verilog hdl更适合我们，建议精通掌握verilog hdl，这个懂了，再看vhdl的代码的时候，就没有多大问题了。至于教程方面，国内有很多类似的教程，但大多数都是相互抄袭的。我国最早搞FPGA的人是北航的著名教授...
计算机硬件描述语言(VHDL)与编程语言(C语言)的区别及关系,
答：独立于器件的设计、与工艺无关 很强的移植能力 易于共享和复用 Verilog HDL：Verilog来自C 语言，易学易用，编程风格灵活、简洁，使用者众多，特别在ASIC领域流行；在VHDL硬件描述语言中,architectures的功能是什么? architecture是定义的结构体，定义了实体后就需要定义结构体 ...
用modelsim仿真Verilog程序只出现蓝色和红色的直线,没有高低电平的那种...
答：verilog和C的性质完全不一样啊，Verilog是描述电路结构语言，C 是控制处理器的指令 比如你说的这个2路选择器吧，随便写个你试试：/***/ module mux2_top（rst,dina,dinb,con,dout);input rst;input dina,dinb; //两路串行数据输入 input con;//选通信号 output dout;//输出 wire dout_temp...
FPGA与软件开发(c语言)前途比较(fpga开发语言)
答：1、数字电路基础。做FPGA一定要有数字硬件的概念。FPGA是硬件设计，而不是软件设计，首先要有这个概念 2、硬件描述语言，Verilog或VHDL，推荐Verilog 3、主流厂家的芯片底层结构，如LogicCell、DSPBlock、时钟、IO单元等 4、EDA工具的使用，如主流厂家的集成编译环境（QuartusII、Vivado等）、仿真软件（...
有关C语言编程的题!急!!!
答：粗略地看Verilog与C语言有许多相似之处。分号用于结束每个语句，注释符也是相同的(/* ... */和// 都是熟悉的)，运算符“＝＝”也用来测试相等性。Verilog的if..then..else语法与C语言的也非常相似，只是Verilog用关键字begin和end代替了C的大括号。事实上，关键字begin和end对于单语句块来说是可...
以前是学计算机的,学习c语言等等,现在学Verilog hdl 是不是很难,或者...
答：以前是学计算机的，学习c语言等等，现在学Verilog hdl 是不是很难，或者很不应该？希望做Verilog hdl方面的人指点迷津。1.Verilog hdl方面工作前景怎么样？ 可以直接用人民币来衡量。写verilog，说白了就是写RTL代码，基本可以做FPGA开发和IC设计验证，入行门槛比较高，但当然收入也是比较好的。如果用RMB...
Verilog里面有类似C语言中return的语法不?
答：quartus II里可以"混用"Verilog和SystemVerilog（应该说混出来的东西就是SV了）在设置里选SystemVerilog-2005就可以 不过return语句可能是不可综合的（我对SV不甚了解） 请你确定其用法再使用 verilog里的函数调用不需要return语句 被调用的函数执行完后自动回到上一级函数、任务或进程 我不清楚你说的"...
以前是学计算机的,学习c语言等等,现在学Verilog hdl 是不是很难,或者...
答：以前是学计算机的，学习c语言等等，现在学Verilog hdl 是不是很难，或者很不应该？希望做Verilog hdl方面的人指点迷津。1.Verilog hdl方面工作前景怎么样？ 可以直接用人民币来衡量。写verilog，说白了就是写RTL代码，基本可以做FPGA开发和IC设计验证，入行门槛比较高，但当然收入也是比较好的。如果用RMB...
