有C语言基础，再学verilog hdl 和vhdl那个上手比较快呢？ 还有谁写的教材比较好理解呢？

FPGA开发中的VHDL语言与Verilog HDL语言那个好学？各有什么优缺点？~

相对来说，VHDL更加严谨、灵活性较差，但容易入手；verilog的话相对比较灵活，适合大型开发，但是在编译时比不上VHDL。现在来说，学校教学一般使用VHDL，但是公司用的多的还是verilog。
建议初学者使用VHDL，学到一种严谨的习惯，再学verilog就相对简单。

VHDL、AHDL和Verilog HDL 是硬件描述语言，通常用于FPGA/CPLD的设计。初学者选择Verilog HDL比较容易上手，而且和C语言的语法比较接近，也比较通用。VHDL更常用于大型项目、军工等。AHDL使用的较少、不通用，故不建议学习。
C/C++属于计算机编程语言，C++是在C的基础上发展起来的。
至于你要学什么，那就看你未来的发展方向了。

verilog hdl 和vhdl在语法上差别不是很大，建议精通一个，会看懂第二个。
按照C语言的习惯的话，verilog hdl更适合我们，建议精通掌握verilog hdl，这个懂了，再看vhdl的代码的时候，就没有多大问题了。
至于教程方面，国内有很多类似的教程，但大多数都是相互抄袭的。我国最早搞FPGA的人是北航的著名教授夏宇闻老师，他结合个人经验编著的《Verilog HDL 数字系统设计教程 》是学习verilog hdl的经典之作。建议先学习这本书。
当然，楼主最好能买一块开发板，边学习边实践，这样最容易上手。
希望能对你有所帮助。

补充：既然是搞硬件开发，数模点是必须的，还是先看看数模电吧。

verilog是硬件描述语言，需要懂硬件，要学数字电子技术基础、模拟电子技术基础。
如果不懂硬件，即使你把verilog教材都背下来也理解不了。
verilog与C有本质的区别，甚至在学verilog之前不懂C最好，以免被软件误导。

本人已从事该行业近10年，从软件角度来看不需要，数电没什么用途。只需看会夏宇闻的《Verilog数字系统设计教程》即可。但如果要深入了解到门级结构，从事IC的话数电还是需要看懂的

俩语言差不多。。。。。教材都差不多。。。。。

起码的数电基础要有。思维方式都不一样，一个顺序一个并行，刚开始会不适应。语言本身还是很好学的。